Die diesjährige IEEE Irish Signals und Systems Conference am 13. und 14. Juni 2023 konnte endlich wieder in Präsenz stattfinden – und wir waren dabei! Am University College Dublin (Irland) präsentierte Vladyslav Romashchenko, Doktorand am Fachbereich EMW, in Vertretung des Hauptautors Cheng Chen ein Poster mit dem Titel "Performance analysis and optimization of distributed arithmetic-based convolutional algorithms for FIR filters on FPGA". Dieses basiert auf Cheng Chens Bachelorarbeit, die er im vergangenen Wintersemester 2022/23 erfolgreich abgeschlossen hat. Seine darin erzielten Forschungsergebnisse sind von so hohem wissenschaftlichen Wert, dass sie als Konferenzbeitrag bei der IEEE Conference eingereicht und akzeptiert wurden.
Das allein wäre schon Grund genug zu Stolz und Freude für den Bachelorabsolventen, aber tatsächlich geht die Erfolgsgeschichte noch einen Schritt weiter: Herrn Cheng Chens Poster wurde auf der Konferenz mit dem Best Student Poster Award ausgezeichnet. Die Gutachter würdigten Cheng Chens Arbeit als "well written structured paper on a complex and important topic".
Initiiert, gefördert und betreut wurde das Bachelorprojekt im Studiengang Elektro- und Informationstechnik von den Professoren Dr. Michael Brutscheck und Dr. Ingo Chmielewski. Prof. Brutscheck nahm ebenfalls an der Konferenz teil und konnte sich vor Ort von der positiven Resonanz bei den Konferenzteilnehmer:innen überzeugen.
Die nunmehr preisgekrönte Veröffentlichung beschreibt neuartige Methoden zur Implementierung verteilter Arithmetik in einem FIR-Filter (FIR = Finite Impulse Response). Diese führen zur Vereinfachung des zu implementierenden Gesamtfilters in einem FPGA.
FPGA (Field Programmable Gate Array) sind programmierbare Chips, die in elektronischen Geräten verwendet werden, um komplexe logische Verknüpfungen zu realisieren. Sie finden breiten Einsatz in der Digitaltechnik, vor allem überall da, wo es darauf ankommt, Signale schnell verarbeiten und Schaltungen flexibel ändern zu können. Für die Implementierung von FIR-Filtern werden bisher üblicherweise Fixed-point MAC Algorithmen verwendet. Durch die Nutzung der verteilten Arithmetik, mit welcher sich Cheng Chens Bachelorarbeit beschäftigt hat, gelingt es, weniger Logikelemente des FPGA zu verwenden und somit einerseits hohe Geschwindigkeiten als auch einen niedrigeren Stromverbrauch des Gesamtsystems zu erreichen.
Herzlichen Glückwunsch an Cheng Chen!